Oyuncak TPU Tasarımı Ve Çalışma Prensipleri

Proje TPU mimarisini yeniden keşfetmek amacıyla başlatılmış eğitici bir çalışmadır.

TPU, matris çarpımlarına odaklanan Google tasarımı bir ASIC hızlandırıcı çiptir.

Verilog diliyle tanımlanan donanım modülleri clock cycle kavramıyla senkronize olarak çalışır.

Systolic array, PE birimleriyle systolik matriks çarpımı yaparak verimi artırır.

İleri yönde geçişte XOR ağı üzerinden matris çarpımı, bias ekleme ve Leaky ReLU uygulanır.

Geri yayılımda kayıp fonksiyonu ve zincir kuralı kullanılarak gradyanlar hesaplanır.

Pipelining ve çift tamponlama teknikleri performans ve verimliliği optimize eder.

Vektör İşleme Birimi (VPU), eleman bazlı işlemleri modüler şekilde gerçekleştirir.

Birleşik ara bellek (UB), ara sonuçları ve parametreleri çift portlu okuyup yazarak yönetir.

Kontrol birimi ve 94 bitlik talimat seti donanım sinyallerini koordine eder.

Gerçek zamanlı gradient descent modülü gradyanları hesaplayıp parametreleri günceller.