무어의 법칙은 2년마다 트랜지스터 밀도가 두 배로 늘지만, 팹 건설 비용은 5년마다 두 배로 증가한다.
첨단 공정의 '2nm'라는 수치는 실체가 없으며, 실제 트랜지스터 크기는 약 60nm 정사각형이다.
EUV 극자외선 노광 기술은 해상도를 6~7nm까지 개선했으나, 포토레지스트 화학적 한계로 5nm 이하 공정은 어려워진다.
트랜지스터 구조는 평면형에서 핀펫(FinFET), 게이트 올 어라운드(GAAFET)로 발전하며 복잡성과 제조 비용이 급증한다.
2006년 이후 데나드 법칙이 깨지면서 CPU 클럭 속도 상승이 멈추고 전력 밀도 문제가 심화되었다.
백사이드 전력 공급과 칩렛, 다이 스태킹 같은 최적화 기술은 한계가 뚜렷한 일회성 개선책이다.
포토마스크 비용이 급등해 소규모·중소 업체의 첨단 공정 진입이 사실상 불가능해졌다.
반도체 산업은 다수 장비 업체와 복잡한 협력이 필요하며, 비용 절감을 위한 수직통합과 단순화가 시급하다.
결함 허용도가 높은 병렬 구조 칩이나 가레지 팹 같은 대안적 접근이 미래 경쟁력을 좌우할 수 있다.
향후 컴퓨팅은 자동차 중고시장처럼 장기간 사용 가능한 하드웨어 중심으로 재편될 가능성이 있다.
Get notified when new stories are published for "🇰🇷 Hacker News 한국어"