Minimal TPU Inspireret af Googles TPU

Dette projekt præsenterer en simpel hardware-accelerator baseret på Googles TPU-arkitektur.

TPUn består af procesenheder arrangeret i et systolisk matrix, der udfører multiply-accumulate operationer per clock.

Enheden har en forenet buffer (UB) til lagring og overførsel af data via læse- og skriveporte.

Instruktionssættet er 94 bits bredt og indeholder signaler til styring af databevægelser og VPU.

Projektet inkluderer vejledninger til opsætning på MacOS og Ubuntu med Cocotb, Icarus Verilog og GTKWave.

Fremtidige planer omfatter at udvikle en compiler og skalere TPUn til større matricer.