Ogni due anni la densità dei transistor raddoppia ma i costi dei nuovi impianti raddoppiano ogni cinque anni, riducendo drasticamente il numero di fabbriche e produttori.
Le metriche “nanometri” sono ormai arbitrariamente adottate poiché i transistor FinFET non hanno dimensioni di porta equivalenti alle misurazioni originali.
La litografia EUV offre risoluzioni di circa 13,5 nm (ridotti a 6-7 nm con High-NA), ma è limitata dalla fisica ottica e dalle proprietà dei photoresist.
I photoresist convenzionali non funzionano sotto i 7-10 nm e quelli avanzati smettono di funzionare sotto i 5 nm, rappresentando un grave ostacolo alla miniaturizzazione.
I transistor planar sono stati sostituiti dai FinFET circa 15 anni fa e presto i GAAFET e CFET arriveranno ai loro limiti di complessità e difettosità.
La fine del Dennard scaling dal 2006 ha fermato la crescita delle frequenze di clock, generando problemi di potenza, dispersione e raffreddamento.
L’alto costo crescente delle fotomaschere (fino a 40 milioni di dollari a 3 nm) e delle attrezzature spinge fuori dal mercato i piccoli produttori.
Tecnologie come il backside power delivery e l’adozione di chiplet e stacking rappresentano ottimizzazioni di fine corsa con benefici modesti.
L’industria è afflitta da complessità eccessiva, alto debito tecnico e necessità di difetti bassissimi, rendendo le fabbriche eccessivamente costose.
Per superare il traguardo post-Moore sarà necessario semplificare radicalmente processi, adottare progetti tolleranti ai difetti e modelli di integrazione verticale.
Get notified when new stories are published for "🇮🇹 Hacker News Italiano"