Penulis menantang pendukung bahasa tingkat tinggi untuk mengemukakan desain hardware konkret yang dapat menjalankan kode HLL lebih cepat (maksimal 25% lambat) dibanding RISC tanpa penalti ukuran area perangkat.
Penulis menawarkan implementasi fisik chip dan pengakuan publik bagi desain yang memenuhi kriteria performa dan ukuran.
Penulis mengkritik pernyataan tokoh seperti Alan Kay, Jamie Zawinski, dan Steve Yegge karena minimnya detail teknis tentang arsitektur yang mendukung HLL.
Penulis menjelaskan kelemahan CPU dengan instruksi tingkat tinggi, termasuk peningkatan ukuran chip, kompleksitas desain, dan kesulitan optimasi kompiler.
Penulis menyoroti overhead tagging data dan pemeriksaan tipe dinamis di hardware serta tantangan mengoptimasi aliran data tanpa sistem tipe statis.
Penulis menegaskan bahwa memori dan CPU von Neumann telah dioptimalkan secara ekstensif, sehingga usulan arsitektur baru memerlukan argumen teknis mendalam.
Penulis meminta model arsitektur alternatif—dan rinciannya tentang memori serta model pemrograman—bukannya slogan umum seperti “neural nets” atau “nun jauh dari von Neumann”.
Penulis menegaskan keinginan untuk memperbaiki perdebatan tentang efisiensi versus tingkat tinggi sebelum melanjutkan kritik lain terhadap bahasa tingkat menengah.
Get notified when new stories are published for "Berita Peretas 🇮🇩 Bahasa Indonesia"